การแนะนำ:

คนส่วนใหญ่คุ้นเคยกับภาษาโปรแกรมแบบดั้งเดิม เช่น C, C++, Java, Python ฯลฯ ซึ่งใช้ในการพัฒนาแอปพลิเคชันซอฟต์แวร์ อย่างไรก็ตาม หลายคนยังไม่รู้จักภาษา Hardware Description เช่น Verilog และ VHDL ในบทความนี้ เราจะมาพูดถึงภาษา Hardware Description กัน ไปดูกันเลย

ประวัติศาสตร์:

แนวคิดของภาษาคำอธิบายฮาร์ดแวร์ในฐานะสื่อกลางในการจับภาพการออกแบบนั้นได้รับการแนะนำครั้งแรกในช่วงทศวรรษปี 1950 แต่การนำไปใช้อย่างแพร่หลายโดยชุมชนการออกแบบไม่ได้เริ่มจนกระทั่งหลังปี 1985 ในอดีต การพัฒนาภาษาการเขียนโปรแกรมซอฟต์แวร์เป็นตัวกระตุ้นให้เกิดวิวัฒนาการของ HDL

ภาษาอธิบายฮาร์ดแวร์ตัวแรกเกิดขึ้นในช่วงปลายปี พ.ศ. 2503 ซึ่งมีลักษณะเหมือนภาษาดั้งเดิม ภาษา HDL ตัวแรกมีชื่อว่า "Description Language for Hardware" (DLH) และได้รับการพัฒนาโดย IBM ในช่วงปลายทศวรรษ 1960 อย่างไรก็ตาม ภาษานี้ยังไม่เป็นที่นิยมใช้อย่างแพร่หลายเนื่องจากความซับซ้อนและการใช้งานที่ยาก ในปีต่อๆ มา ได้มีการพัฒนา HDL อื่นๆ ขึ้นมา เช่น ABEL และ PALASM ซึ่งได้รับความนิยมในช่วงทศวรรษ 1980

ในช่วงกลางทศวรรษ 1980 กระทรวงกลาโหมสหรัฐอเมริกาได้นำ VHDL มาใช้ VHDL ถูกออกแบบมาเพื่ออธิบายวงจรดิจิทัล ซึ่งมุ่งเป้าไปที่การพัฒนาวงจรดิจิทัลประสิทธิภาพสูงสำหรับการใช้งานทางทหาร ในปีเดียวกันนั้น Verilog ได้ถูกนำเสนอโดย Phil Moorby และ Prabhu Goel ซึ่งเป็นเจ้าของโดย Gateway Design Automation เดิมทีตั้งใจจะใช้สำหรับการตรวจสอบความถูกต้อง แต่ต่อมาก็ได้รับความนิยมในชื่อ HDL

HDL คืออะไร?

ในประวัติศาสตร์ของคอมพิวเตอร์ดิจิทัล มีการพัฒนาสัญลักษณ์ต่างๆ ขึ้นเพื่อบันทึกพฤติกรรมเชิงตรรกะของวงจรดิจิทัลในระดับนามธรรมที่แตกต่างกัน ตัวอย่างของสัญลักษณ์เหล่านี้ ได้แก่ สมการบูลีน แผนภูมิเวลา ตารางการเปลี่ยนสถานะ แผนผัง และภาษาอธิบายฮาร์ดแวร์ 

ภาษาอธิบายฮาร์ดแวร์ (Hardware Description Language: HDL) เป็นภาษาโปรแกรมที่ใช้อธิบายโครงสร้าง พฤติกรรม และจังหวะเวลาของวงจรอิเล็กทรอนิกส์ และโดยทั่วไปคือวงจรลอจิกดิจิทัล HDL ใช้สำหรับการออกแบบโปรเซสเซอร์ เมนบอร์ด ซีพียู และวงจรดิจิทัลอื่นๆ อีกมากมาย นอกจากการใช้ในการออกแบบวงจรแล้ว HDL ยังมีวัตถุประสงค์เพื่อจำลองวงจรและตรวจสอบการตอบสนอง HDL มี HDL อยู่มากมาย แต่ HDL ที่ได้รับความนิยมมากที่สุดในปัจจุบันคือ Verilog และ VHDL

• HDL มีลักษณะคล้ายกับภาษาโปรแกรมดั้งเดิม แต่ก็ไม่ได้เหมือนกันทุกประการ HDL เหล่านี้ได้รับการออกแบบมาโดยเฉพาะเพื่ออธิบายฮาร์ดแวร์
• ต่างจากภาษาการเขียนโปรแกรมดั้งเดิมที่เน้นการแสดงการดำเนินการแบบอนุกรมเป็นหลัก HDL โดดเด่นด้วยการแสดงการดำเนินการแบบขนานจำนวนมาก

วัตถุประสงค์ของ HDLs:

HDL ช่วยให้สามารถกำหนดระดับพฤติกรรม การถ่ายโอนรีจิสเตอร์เกต และสวิตช์ได้ ทำให้ผู้ออกแบบสามารถกำหนดระดับได้อย่างละเอียด ตรรกะระดับพฤติกรรมช่วยให้สามารถดำเนินการชุดคำสั่งตามลำดับได้ และตรรกะระดับการถ่ายโอนรีจิสเตอร์ช่วยให้สามารถถ่ายโอนข้อมูลระหว่างรีจิสเตอร์ ซึ่งขับเคลื่อนด้วยตรรกะระดับสัญญาณนาฬิกาและเกตที่ชัดเจน ซึ่งกำหนดตรรกะระดับเกตแต่ละอัน เช่นเดียวกับความสัมพันธ์ระหว่าง HTML และ CSS กับการพัฒนาเว็บ Verilog/ VHDL มีความสัมพันธ์คล้ายคลึงกับ FPGA และอุปกรณ์ลอจิกที่กำหนดค่าได้อื่นๆ HDL สามารถนำมาใช้เพื่อออกแบบและอธิบายโครงร่างของระบบดิจิทัล ตั้งแต่หน่วยความจำแบบฟลิปฟล็อปธรรมดาไปจนถึงโปรโตคอลการสื่อสารที่ซับซ้อน

การออกแบบวงจร: เป็นวิธีการออกแบบวงจรดิจิทัลที่ตรงตามข้อกำหนดที่ต้องการ

การจำลอง: ช่วยให้นักออกแบบสามารถทดสอบและตรวจสอบวงจรดิจิทัลก่อนที่จะสร้างขึ้น

การตรวจสอบ: ช่วยให้นักออกแบบสามารถตรวจสอบการทำงานของวงจรดิจิทัลได้โดยการทดสอบกับอินพุตที่แตกต่างกัน และให้แน่ใจว่าการทำงานของวงจรถูกต้องและตรงตามการทำงานที่ต้องการ

การสังเคราะห์:  HDL สามารถใช้เพื่อสังเคราะห์วงจรดิจิทัลได้ การสังเคราะห์คือกระบวนการสร้างวงจรโดยอัตโนมัติจากรหัส HDL

การวิเคราะห์เวลา: ช่วยให้นักออกแบบสามารถวิเคราะห์พฤติกรรมการกำหนดเวลาของวงจรดิจิทัลและรับรองว่าวงจรตรงตามข้อกำหนดการกำหนดเวลา

การออกแบบที่สามารถนำกลับมาใช้ใหม่ได้:  HDL มอบวิธีในการออกแบบส่วนประกอบที่สามารถนำกลับมาใช้ใหม่ได้ซึ่งสามารถใช้สำหรับการออกแบบวงจรหลายวงจร และลดเวลาและความพยายาม ซึ่งจะช่วยปรับปรุงคุณภาพการออกแบบโดยรวม

การเพิ่มประสิทธิภาพ: ช่วยให้สามารถเพิ่มประสิทธิภาพการออกแบบวงจรดิจิทัลเพื่อประสิทธิภาพการทำงาน

HDL ยอดนิยม:

HDL มีอยู่ด้วยกันหลายตัว แต่ HDL ที่นิยมใช้มากที่สุดคือ Verilog และ VHDL

Verilog : Verilog ย่อมาจาก Verilog Verilog ย่อมาจาก Verilog Verilog ใช้เพื่อจำลองและกระตุ้นวงจรดิจิทัล วงจรรวมเฉพาะแอปพลิเคชัน (ASIC) และอาร์เรย์เกตแบบตั้งโปรแกรมได้ (FPGA)

Syntax:
module module_name(inputs,output)
//statements
end module

VHDL:  VHDL ย่อมาจาก Very High-speed Integrated Circuit Hardware Description Language (VHSIC) ใช้สำหรับออกแบบวงจรดิจิทัล มักใช้ในการออกแบบวงจรดิจิทัลที่ซับซ้อน เช่น ไมโครโปรเซสเซอร์และตัวประมวลผลสัญญาณดิจิทัล

Syntax:
library ieee;
use ieee.std_logic_1164.all;
entity Circuit_name is
    Port ( a : in  STD_LOGIC;
         b : in STD_LOGIC;
           out1 : out STD_LOGIC);
end Circuit_1;
-----------------------------------------------------
architecture Behavioral of Circuit_name is
begin
// statements
end Behavioral;